

微纳制造与 IC 装备（1）作业 5

杨礼谦 2022080054

2025 年 10 月 21 日

1. 总结调研台积电混合键合的发展历史、现状和规划。

答：

发展历史

混合键合的学术/工业萌芽可追溯到早期的直接键合/DBI (direct bond interconnect) 与面对面 (face-to-face) 键合研究，其核心是同时实现介电层 (oxide-to-oxide) 和金属 (通常是Cu-to-Cu) 在键合界面的直接连接，从而获得高密度、短互连长度的3D互联。早期商业化案例集中在图像传感器等领域 (W2W) 以及少量高端产品，随后技术演进推动了 die-to-wafer (D2W) 与 wafer-to-wafer (W2W) 的工业化尝试。混合键合从“概念验证”走向量产，伴随的是对亚微米对位、粒子控制与界面可靠性的持续攻关。

台积电早期通过InFO、CoWoS等先进封装积累了大规模异构封装经验，随后把混合键合作为实现更高密度3D集成 (SoIC / System on Integrated Chips) 的核心技术路线。TSMC 将混合键合融入其 3DFabric/SoIC 家族，用以实现面向 AI/HPC 的逻辑与存储器 (如 HBM) 紧密整合，以及提升 I/O 密度与能效。这一路线包括从较粗间距 (μm 级) 到逐步缩小的键合间距 (朝亚 μm /几 μm 方向)，并以面对面键合 (face-to-face) 和键合后再加工 (post-bond processing) 结合的工艺推进。

现状 — 工艺能力、应用与量产时间表 (截至近期)

在产与量产准备方面，TSMC 已将 SoIC / CoWoS 等平台用于高端互连与部分系统级产品试产或量产，并在推进更大规模的 system-on-wafer (SOW) /system-on-package 方案以服务 AI/HPC 市场。公开报道与行业跟踪指出：TSMC 在推动 SoIC 的更密 I/O (例如 6 μm face-to-face 级别支持在 2025 年进入平台能力) 并计划把 CoWoS 支持的 System-on-Wafer 推向 2027 年规模化 (面向 AI/HPC)。同时，TSMC 正积极扩产其先进封装能量；混合键合相关的产能与设备 (高精度贴合与热压键合装备) 成为短期内瓶颈之一。

未来规划与路线 (TSMC 的中短期到中长期目标)

TSMC 的公开路线与行业报道显示其短中期 (2024 - 2027) 策略是：把 SoIC/CoWoS 的混合键合能力推向满足 AI/HPC 的高带宽组合 (整合逻辑 + HBM、加速器模组等)，并通过缩小键合间距与增密 I/O (例如 6 μm 级别并向更小节点演进) 提升性能密度；中长期 (到 2029 年及以后) 则瞄准更大规模的 face-to-face 多芯片堆叠 (实现数倍于初代 SoIC 的 I/O 密度)，使得在 N2/N3 等先进节点上可实现 “chiplets/tiles on native node” 级的高效系统集成。为此，TSMC 在设计工具链 (3Dblox、OIP/生态合作)、设备/材料验证、以及封装产线扩充上均在同步推进。

2. 软钎焊微连接焊点中，界面金属间化合物增厚，连接强度变低，原因是什么？

答：

在钎焊过程中，熔融Sn与母材金属发生扩散反应形成金属间化合物。少量、薄层的IMC（Intermetallic Compound）有助于实现原子尺度的冶金结合，但随着服役温度或时间增加，IMC层不断长大并逐渐变厚。这种IMC化合物属于硬而脆的金属化学化合物，弹性模量高、塑性差，在热循环、机械载荷作用下极易产生裂纹，降低焊点的整体韧性和抗疲劳性能。IMC层增厚会造成焊点内应力集中，而Sn与Cu之间的热膨胀系数差异较大，经过反复温度循环后易产生界面剥离或疲劳破坏。IMC厚度非均匀增长也为裂纹扩展提供了通道，加速焊点失效。

3. 软钎焊钎料的润湿性和哪些因素有关？列出至少3种。

答：

若基材表面存在氧化物、油污或污染物，会阻碍焊料与金属直接接触，使润湿性明显降低。助焊剂的活性与性能对润湿性影响显著，助焊剂能够去除氧化层、降低界面张力、改善焊料流动，使熔融焊料更容易铺展。焊接温度及加热过程也是关键因素，适当提高温度能降低钎料黏度、加速界面扩散反应，从而提升润湿性。